

Soluzione della prova scritta di Fondamenti di Elettronica

del 9 settembre 2016, parte digitale

- 1) Il primo stadio implementa la funzione NAND tra A e B; mentre il secondo blocco fa l'AND tra il negato del risultato del primo blocco ed il negato dell'ingresso C. Quindi $F = ABC$.

- 2) Durante la fase di pre-scarica (clock a '0'), il transistor 8 scarica C_L . Abbiamo

$$t_{pre_sc} = \frac{2C_L}{\beta'_n S_8 V_{DD}} F(V_T/V_{DD})$$

Dove $F=1.99$. Per avere un tempo di 150ps serve un $S_8=1.84$.

- 3) Nella fase di valutazione abbiamo la carica di C_L solo per la configurazione $A=B=1, C=0$. Il ritardo complessivo è dato dalla scarica del nodo X1 (capacità di gate del transistor 6) tramite 3 transistori n ad area minima, quindi dalla carica di C_L tramite 3 transistori p (5, 6 e 7) con fattore di forma S_x . Abbiamo quindi:

$$t_{val} = \frac{2C_{m1}S_x}{\beta'_n \frac{1}{3}V_{DD}} F(V_T/V_{DD}) + \frac{2C_L}{\beta'_p \frac{S_x}{3}V_{DD}} F(V_T/V_{DD})$$

La capacità di ingresso del transistor 6 è data da $C_{m1}S_x$, dove $C_{m1} = (C_{OX}L_{MIN}^2 + 2C_{GSO}L_{MIN}) = 0.83fF$. La minimizzazione rispetto a S_x fornisce:

$$S_x = \sqrt{\frac{C_L \beta'_n}{C_{m1} \beta'_p}} = 11$$

- 4) Inserendo il valore di S_x nell'espressione di t_{val} , si trova $t_{val}=301ps$. L'unica configurazione da considerare è $A=B=1, C=0$. Per il tempo di pre-ricarica del nodo X1, abbiamo la carica della capacità di gate del transistor 6 tramite il transistor 1, di tipo p; quindi

$$t_{pre_c} = \frac{2C_{m1}S_x}{\beta'_p V_{DD}} F(V_T/V_{DD}) = 100ps$$

- 5) Preleviamo energia dall'alimentazione per caricare C_L ogni volta che $F=1$ in fase di valutazione, dato che poi C_L viene scaricata nella fase successiva. Quindi

$$P_d = C_L V_{DD}^2 f_{ck} P_F = 2.02\mu W$$

essendo $P_F = P_A P_B (1 - P_C) = 1/8$